

|                |                |
|----------------|----------------|
| Cognome e Nome |                |
| Matricola      |                |
| Data           | 21 Luglio 2015 |

## Prova Scritta di Complementi di Elettronica II


21 Luglio 2015

Si assumano i seguenti parametri tecnologici per i MOSFET:

| Parametro | n-MOSFET                          | p-MOSFET                          |
|-----------|-----------------------------------|-----------------------------------|
| $L_{MIN}$ | 45[nm]                            | 45[nm]                            |
| $\beta'$  | 90 [ $\mu\text{A}/\text{V}^2$ ]   | 70 [ $\mu\text{A}/\text{V}^2$ ]   |
| $C_{ox}$  | 11 [ $\text{fF}/\mu\text{m}^2$ ]  | 11 [ $\text{fF}/\mu\text{m}^2$ ]  |
| $C_{GS0}$ | 0.5 [ $\text{fF}/\mu\text{m}$ ]   | 0.5 [ $\text{fF}/\mu\text{m}$ ]   |
| $C_{j0}$  | 1.9 [ $\text{fF}/\mu\text{m}^2$ ] | 1.9 [ $\text{fF}/\mu\text{m}^2$ ] |
| $K_{eq}$  | 0.55                              | 0.55                              |

**Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.**

In figura si mostra un *gate* CMOS che deve essere dimensionato in modo che il tempo di salita di caso peggiore sia uguale al tempo di discesa di caso peggiore. La tecnologia CMOS di fabbricazione ha un ritardo caratteristico  $t_{p0}=13\text{ps}$ .



- 1) (8 Punti). Si determini la funzione logica  $G1$  realizzata dal *gate*. In base ai parametri tecnologici riportati in tabella, si determini il *parasitic effort*  $p_{inv}$  dell'invertitore supponendo che la lunghezza delle regioni di *source* e *drain* sia  $L_S=2L_{MIN}$ . Si calcoli inoltre il *logical effort*  $g_{G1}$  ed il *parasitic effort*  $p_{G1}$  del *gate*  $G1$ .

2) (10 Punti). Si disegni uno schema a livello *gate* del circuito che realizza la funzione logica

$$P = \overline{[A + \overline{(B + C)} + D + E]}$$

sfruttando il *gate* G1 ed usando solo due livelli di logica.

Supponendo quindi che i transistori *n*-MOS del *gate* G1 abbiano dimensionamento  $S_{nG1}=2$  e che la capacità di carico all'uscita della funzione logica complessiva sia  $C_L=1.1fF$ , si determini il *path effort* del circuito

3) (8 Punti). Si determinino i dimensionamenti dei *gate* del circuito che ne minimizzano il ritardo e si calcoli il valore numerico del ritardo stesso.